Progetto di Reti Logiche 2022/2023 del Politecnico di Milano Ingegneria Informatica
Realizzato tramite Vivado in linguaggio VHDL, per specifiche ed informazioni dettagliate, si faccia riferimento al pdf presente nel repository.
Progetto sviluppato da: Anna Sonzini Arimondo Scrivano